JPCA show 2026 ご来場ありがとうございました

2026.08.20

2026年6月10~12日に東京ビッグサイトで開催された「JPCA Show 2026」に出展しました内容を報告させていただきます。


展示会の様子


今回の展示会では、WLCSP、Power  Package、DFN/QFN などの 各種パッケージ製品に加え、次世代パワー半導体向けの先端パッケージング技術をご紹介しました。実際のパッケージサンプルや紹介ポスターを通じて、多くのお客様と技術課題や今後の開発テーマについて 意見交換することができました。



展示製品

■DFN / QFN Package
小型・薄型化に対応したリードフレームパッケージです。0.5 mmクラスの超小型サイズから幅広いサイズに対応し、民生・産業・車載など、幅広いアプリケーションに実績があります。


■ CoW (Chip on Wafer) *開発中
異種チップの表面同士を接合するウェハレベルパッケージの技術です。 ワイヤーボンディングを使用しないことで小型化・省スペース化はもちろん チップ間の信号処理に高速性を求めるような次世代アプリケーション向けの技術としてもご好評をいただいております。


■ Flip Chip Power Semiconductor Package (Non-Lead type) *開発中
フリップチップ構造のノンリードタイプのパワー半導体向けパッケージです。 チップ裏面を露出させたり、ヒートシンク(Cu膜など)搭載も可能であり、お客様の実装方法にマッチしたバリエーションを提案いたします。 また、ワイヤーボンディングレスであることからGaN-HEMTなど高速スイッチング用途のデバイスにもご紹介しております。


■TOLT Package ※開発中
トップサイド放熱構造を採用したパワーデバイス向けパッケージです。 高耐圧・高放熱性能を両立し、xEV・産業機器・電源用途など高効率化が求められるアプリケーションへの適用を想定しています。



 

■ Coreless Chip Embedded Technology ※開発中
コアレスを特徴とする弊社FOLPⓇ技術で実現させた、配線抵抗を低減させた超薄型モジュールの提案です。 例えば、寄生インダクタンスの低減や電流ループの短縮が求められるDC-DCコンバーターなどにも適しております。



 

■ Sub-module Package ※開発中
Siパワー半導体と比べて小型化となるSiCパワー半導体の複数チップを、Pre-Assyしたサンプルとなります。 FOLPⓇの特徴の一つであるフレキシブルなデザイン設計によって、ゲート端子を統一化させたり、 チップをダイレクトに冷却させやすい構造とすることで、お客様のパワーモジュールへのチップ実装をアシストするだけでなく性能向上に貢献します。



 

展示技術やパッケージについて、より詳しい情報をご希望の方は
               関連ページをご覧ください →

FOLP®